这篇归档笔记按Wizard界面逐页整理PG168。相比再抄一遍选项说明，我更想保留一份能回答“为什么这样选”的配置记录，以便换器件或升级IP时逐项比较。
先固定工程身份
记录完整器件型号、封装、速度等级、Vivado和IP版本，再记录收发器类型、通道位置、参考时钟引脚及板卡连线。相同的协议名字，不代表不同器件拥有相同的速率和资源条件。
图是复核清单，不能替代工具参数文件。整理依据包括归档文章及 PG168 v3.6概览，实际使用应以工程当前版本的文档为准。
每个页面留下一个理由
- 线速率与参考时钟：记录实际振荡器、配置选择和对端需求。
- 编码与位宽：记录载荷、控制字符及所需用户时钟关系。
- 缓冲与对齐：记录为何保留缓冲或选择旁路，以及对应支持逻辑。
- 共享逻辑与复位：记录它们包含在哪一层，哪些接口由用户工程驱动。
- 可选端口：记录是否真的使用、默认连接的依据和需要观察的状态。
示例设计是起点，集成是另一次验收
工具生成封装与示例设计可帮助定位问题，但选中协议模板不代表应用协议已经完整实现。我的接续顺序是保存生成配置，先检查示例，再集成用户逻辑，最后复核约束和实现报告。不要只保留一张界面截图，也不要把模板仿真结果写成本工程板级结论。
与已有 Wizard入门笔记 相比，本篇聚焦配置留痕。它没有新生成IP、运行Vivado仿真或实现，也没有验证任何板卡引脚；这些都属于下一次硬件任务应单独保存的证据。
阅读来源
原始阅读材料：【vivado PG学习】1 PG168：7 Series FPGAs Transceivers官方配置方法学习笔记_lu-ming.xyz的博客-CSDN博客。
本文为原创阅读整理，配图为原创检查顺序，未复用原文截图。整理日期不是原文发表日期；未运行RTL仿真或硬件测试。