归档系列的概述篇用模块层次解释大量接口。对我而言，读懂工程的第一步是建立资源地图：哪些是芯片里的专用收发器，哪些是工具生成的封装，哪些属于围绕收发器工作的用户逻辑。
三层地图
图中箭头表示我的检查顺序，不是电路连接。硬核资源与外部逻辑应分别统计，不能因为串行通道由硬核完成，就认为整个IP实例不消耗逻辑、时钟等资源。
原文把GTP COMMON的两组PLL称为QPLL。这里按 UG482 更正为PLL0/PLL1；GTP的GTPE2_COMMON与GTPE2_CHANNEL也应与GTX的原语区分。相似的功能名称不足以证明两类接口可以互换。
从端口列表回到问题列表
我准备给每个端口记录所属层次、方向、时钟域和本工程是否启用。然后逐项回答：参考时钟来自哪对引脚？用户时钟如何产生？复位由谁控制？状态送到哪个域使用？并行数据属于哪个协议层？
不认识的可选接口应回到生成配置和对应手册核对，不能直接置零。原文为入门暂略的DRP、协议辅助端口，在具体系统里可能参与初始化或运行管理。
实现前保留的证据
PG168概览 将封装、示例设计和testbench作为不同产物介绍。我会保存器件完整型号、工具/IP版本、生成参数和层次图，并对照实际引脚与时钟资源检查。示例中的可用通道数与板卡资源利用率属于原作者平台，不作为我的设计结论。本轮未生成收发器工程，也未做板级测试。
阅读来源
原始阅读材料：沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第二章 GTP/GTX概述_沧小海的FPGA的博客-CSDN博客。
本文为原创阅读整理，配图为原创检查顺序，未复用原文截图。整理日期不是原文发表日期；未运行RTL仿真或硬件测试。